这是第一篇文章
一起征服FPGA这座高山吧！！！
always @（posedge i_clk) begin
if (i_rst)
r_cnt <= 0 ;
else if (r_cnt == 32'd1000)
r_cnt <= 0 ;
else
r_cnt <= r_cnt + 1'b1 ;
end大家好
_
always @（posedge i_clk) begin
if (i_rst)
r_cnt <= 0 ;
else if (r_cnt == 32'd1000)
r_cnt <= 0 ;
else
r_cnt <= r_cnt + 1'b1 ;
end